说明

模拟

o单内核模拟引擎
-Verilog(IE 1364-195, 大部分IE 1364-201扩展) VHDL(1076-1987, IE 1076-193, IE 1076.4-20 (VITAL 20)
-系统C (OSCI  系统C v2.01) 验证库OSCI  SCV 1.0)

o断言支持
-PSL, 标准Acelera断言 语处理Verilog和VHDL风格的PSL 还支持OVL，开放验证库标准
-动态静断言计算 与Incisive其余部分的通用编译和优化机制
-通用户接口Incisive其他部分 动态断言计算 内生的HDL编译达到最高的性能
-可被嵌入HDL或者独立文件中 记录作为事务，用于波形图视窗中直接显示
- PSL断言第一流的模拟对象简化调试
-静态断言支持 高性能静态引擎与Incisive紧密集成
-无需模拟向量，输入断言当作假设 只最少的用户干预
-自动分割大型电路和选择算法 处理到一百万门的电路设计
-使用Incisive波形视窗显示反例

o编译
-内生的编译技术直接生成最高性能主机处理器机码 智渐进缩短编译时间

o容量
-典型的10万等效门，32位操作系统 (4Gb寻址空间) 大于1亿，64-1.28亿门加速/仿真容量， 70%到90%的典型使用效率

o服务器群
-平台计算LSF Sun Microsystems Gridware

结果分析

o调试和图形用户界面
-波窗口 寄存器一体化的事务/信号视窗
-原理图追踪器 表达式计算信号流浏览
-源代码视窗 错误器 Tcl/Tk脚本用于定制显示
-记录信号和事务数据到ST数据库

o性能分析工具
-划出花费模拟时间最多的代码区域

o代码覆盖()
-支持Verilog、VHDL、和混合语言设计 自动有限状态机(FSM)提取
-覆盖因数支持，包括模块， 路径表达式，变量门有限状态机(状态序列)切换
-覆盖重用 贡献度排序 按位的表达式计算

o功能覆盖分析
-支持Verilog、VHDL系统C、SCVPSL/Sugar 记录数据到ST2数据库
-TCL/Tk脚本用于定制分析 第三方支持

o专用集成电路ASIC库
-超过30家供应商已经为Incisive认证他们的150个独立库

o模型
-通过Cadence验证IP伙伴计划的第三方支持

o工具
-通过Cadence连接计划的第三方支持，超过30个验证公司伙伴

接口

o PLI(IE 1364) VPI(PLI 2.0, IE 1364) OMI(149)

o VHPI 编译过的SDF QTi 事务/加速器接口

平台
 
o Sun Solaris(模拟,加速仿真) HP-UX () Linux

o IBM AIX 加速,仿真)

其他INCISIVE 产品

INCISIVE 一体化模拟器

o异质单内核结构的一体化模拟器 内生Verilog、VHDL以及系统C 支持

o系统C验证库和PSL/Sugar 断言快速，一体化的测试生成

o加策略检查和RTL分析 一体模拟调环境 统内核支持/混合信号和算法设计

INCISIVE-XLD BASE 加速团队验证

o提供1个Incisive-XLD许可证 ，包括10Incisive为按需加速添硬件加速器和许可证

o扩展到1.28亿门电路 最多16个用户同时使用 微处理器业界领导者以及IP支持

CADENCE 服务与支持

oCadence应用工程师能够通过电话、电子邮件或者Internet回答你的技术问题，他们也提供技术支持和客户培训。

oCadence认证讲师教授超过70 门课程，带给你他们的实践经验。 超过25门Internet学习系列(iLS)在线课程能让通过Internet完成灵活的培训。

oSourceLink在线客户支持回答你的技术问题-一天24小时， 一周7天包括最新的季度软件汇集、产品更改发布信息、技术文档解决方案、软件更以及更多。